

1. Oprogramowanie wspomagające projektowanie aplikacji w module sterownika

Moduł sterownika wyposażony został w nowoczesny mikrokonwerter z rodziny AduC8xx. Mikrokontroler programowany jest w układzie (ISP) poprzez szeregowy port standardu RS232. Mikrokonwerter steruje wyświetlaczem graficznym. W celu wspomagania projektowania aplikacji opartych o wyświetlaną grafikę, przygotowano szereg programów które zostaną krótko opisane.

1.1. Program ładujący kod programu (Downloader)

Firma Analog Devices udostępnia darmowy program ładujący kod programu do pamięci mikrokonwertera.

Kod programu (napisany w postaci rozkazów procesora, w kompilatorze C lub innym) przekonwertowany musi być do postaci HEX. Przykłady programów załączone wraz z modulem, pisane były w notatniku systemu Windows a następnie konwertowane do postaci plików *.hex w popularnym i darmowym assemblerze „Metalink assembler”.

Kod programu w postaci pliku *.hex może być bezpośrednio załadowany do mikrokonwertera poprzez program ładujący **windows serial downloader v.6.7**. Program dostępny jest w darmowej wersji, na stronie Analog Devices:


<http://www.analog.com/en/content/0,2886,762%255F%252D1%255F66633%255F0,00.html>

Aby rozpocząć ładowanie programu do mikrokonwertera, należy wprowadzić go w tryb zapisu programu. Robi się to zwierając piny 5-6 złącza JMP5 oraz wciskając przycisk **RESET**.

Następnie należy uruchomić program **wsd.exe**. Okno programu po uruchomieniu przedstawia się następująco:



Pierwszą czynnością jest konfiguracja programu. Okno konfiguracji dostępne jest po naciśnięciu przycisku **Configuration**. Okno konfiguracji przedstawione jest poniżej.



W celu zapewnienia komunikacji procesora z komputerem należy określić port do którego podłączony jest kabel łączący komputer z modulem.

Należy też ustawić częstotliwość pracy rezonatora kwarcowego 11.0592MHz (taki kwarc wlutowany jest na płytce modułu).

Pozostałe opcje dokładnie opisane są w manualu dostępnym na stronie producenta.

Poprawnie skonfigurowany program powinien nawiązać komunikację w procesorem. W celu sprawdzenia komunikacji należy nacisnąć przycisk **RESET** w głównym oknie programu. Gdy komunikacja zostanie nawiązana, program wyświetli komunikat:



Następnie można przystąpić do programowania procesora. W tym celu należy wcisnąć przycisk **Download** i w wyświetlonym oknie należy wskazać plik *.hex zawierający kod programu procesora.


Po poprawnym zapisaniu procesora, program wyświetli komunikat potwierdzający zapisanie pamięci programu procesora. Wciśnięcie przycisku **Run** spowoduje uruchomienie programu wgranego do procesora.

1.2. konwerter grafiki na postać pseudoinstrukcji

Moduł sterownika wyposażony jest w wyświetlacz graficzny. Dokładny opis wyświetlacza podany jest w rozdziale **wyświetlacz s1d15705/s1d15710**.

W celu ułatwienia programowania wyświetlacza, stworzono program konwertujący obraz w postaci pliku *.bmp do postaci pseudoinstrukcji (bajtów danych). Przekonwertowane dane mogą być bezpośrednio umieszczone w tworzonej programie do mikrokontrolera.

Okno główne programu przedstawione zostało poniżej.




Program dostępny jest w darmowej wersji na stronie www.ei-elektronik.pl.

Program wymaga aby plik *.bmp zapisany był w rozdzielczości wyświetlacza (w przypadku S1D15705 rozdzielczość: 162x64, w przypadku S1D15710 rozdzielczość: 219x64). Plik bmp musi być także zapisany jako mapa bitowa monochromatyczna.

Przykładowe obrazy dostępne są razem z programem. Stworzono je w popularnym programie **Paint** dostępnym w systemie Windows. Przygotowany wcześniej obraz który ma być wyświetlony na wyświetlaczu należy wczytać do programu za pomocą przycisku **Wczytaj obrazek..**

Okno programu po wczytaniu obrazka przedstawia się następująco:



Po wczytaniu obrazka, aktywne stają się przyciski konwersji. Przed konwersją należy jeszcze ustawić wymiary obrazka (dla S1D15705 cały ekran ma wymiary 162x64). Wymiary podawane są w pikselach.

Wciśnięcie przycisku **Konwertuj** powoduje wygenerowanie pliku plik.txt który znajduje się w katalogu w którym znajduje się wczytany obrazek. Plik zawiera poszczególne bajty pseudoinstrukcji. Konwerter konwertuje obraz dzieląc całość na strony (jedna strona zawiera osiem wierszy). Konwersja rozpoczyna się od lewego górnego rogu obrazka. Pierwsze osiem bajtów określa więc pierwsze osiem pikseli w lewym górnym rogu. Kolejny bajt w pliku plik.txt określa osiem pikseli w drugiej kolumnie obrazka, i.t.d. Tak więc w przypadku obrazu o wymiarach 162x64 pierwsze 162 bajty w pliku określa pierwszą stronę (pas o szerokości ośmiu pikseli i długości całego obrazka). Kolejne 162 bajty określają drugą stronę i.t.d.


Przycisk **Konwertuj invert.** Ma dokładnie takie samo zadanie co przycisk **Konwertuj** z tą różnicą, że wyświetlony obraz w wyświetlaczu będzie posiadał odwrócone kolory.

1.3. 1.3. Konwerter znaków na bajty pseudoinstrukcji

Moduł sterownika posiada zapisaną w zewnętrznej pamięci FLASH tablice znaków ASCII. Tablica ta utworzona została przy użyciu programu konwertera znaków.


Program ten umożliwia konwersję dowolnego znaku ośmiobajtowego na pseudoinstrukcje (DB).

Okno główne program przedstawione zostało poniżej:



Program zawiera pole 8x8 w którym poprzez można „zapalać” lub nie poszczególne piksele. Tak utworzony znak konwertować można przy użyciu przycisku **Konwertuj**. Czyszczenie pól możliwe jest poprzez naciśnięcie przycisku **Zerowanie**. Znak zostaje zapisany w postaci binarnej (pseudoinstrukcji DB xxxxxxxxB) oraz w postaci szesnastkowej. Poprzez kolejne tworzenie znaków na obszarze 8x8 i konwertowanie ich tworzona może być tablica składające się z ośmiobajtowych znaków. Każda kolumna pola edycyjnego znaku to jeden bajt po konwersji. Tak powstałą tablicę zapisać można poprzez wybranie opcji **zapisz DB** lub **zapisz HEX**. Opcje te dostępne są w menu **Plik** lub też poprzez ikony znajdujące się w pasku głównym programu.

Znaki zapisane w pliku można przeglądać w oknie znajdującym się w dolnej części programu. Poniżej przedstawiono okno programu z przykładowym znakiem




W oparciu o powyższy program stworzono tablice znaków ASCII której postać przedstawiono poniżej:

Upper 4 Bits Lower 4 Bits		0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111
xxxx0000	CG RAM (1)	▶		0	@	P	`	P	E	α		°	À	0	À	À	À
	(2)	¶	!	1	A	Q	a	q	A	J	i	±	À	Ñ	á	ñ	Ñ
xxxx0010	(3)	“	”	2	B	R	b	r	Ж	Г	¢	²	À	Ò	â	ò	Ò
	(4)	”	#	3	C	S	c	s	З	π	£	³	Ä	Ó	ä	ó	Ó
xxxx0100	(5)	⚙	\$	4	D	T	d	t	И	Σ	κ	₣	Ä	Ô	ä	ô	Ô
	(6)	₣	%	5	E	U	e	u	Й	σ	¥	₤	Ä	Õ	ä	õ	Õ
xxxx0110	(7)	●	&	6	F	V	f	v	Ј	Δ	!	₧	Ä	Ö	æ	ö	Ö
	(8)	€	'	7	G	W	w	Π	τ	§	•	₨	×	₨	÷		
xxxx1000	(1)	↑	(	8	H	X	h	x	У	‡	‡	ω	É	‡	É	‡	‡
	(2)	↓	)	9	I	Y	i	y	Ч	Θ	¹	É	Ù	É	Ù	É	Ù
xxxx1010	(3)	→	*	:	J	Z	j	z	Ч	Ω	²	É	Ú	É	Ú	É	Ú
	(4)	←	+	;	K	C	k	{	Ш	δ	⌘	É	Û	É	Û	É	Û
xxxx1100	(5)	≤	,	<	L	\	l		Щ	∞	№	İ	Ü	İ	Ü	İ	Ü
	(6)	≥	-	=	M	]m	}	б	⌘	Я	¼	İ	Ý	İ	Ý	İ	Ý
xxxx1110	(7)	▲	.	>	N	^	n	~	Ы	ε	¼	İ	Þ	İ	Þ	İ	Þ
	(8)	▼	/	?	O	_	o	0	Э	П	‘	¿	İ	ß	İ	ÿ	ÿ

W przykładowych programach dołączonych do modułu (dostępne również na stronie www.ei-elektronik.pl zawarto procedury umożliwiające odczytanie znaków z tablicy i wyświetlenie ich na wyświetlaczu). Tablica znaków zapisana została w zewnętrznej pamięci flash. Każdy znak zajmuje 5 bajtów. Tablica zajmuje obszar od 0000h do 0510h. Aby więc określić adres przykładowo znaku „A” należy przemnożyć adres z powyższej tablicy przez 5 (dla opisywanego przykładu będzie to 041h*5h=145h) Tak więc pięć bajtów od bajtu o adresie 145h określa literę „A”. Opisane wyżej operacje realizują procedury GETCHAR i GETSTRING które zawarte są w przykładowych kodach programów dołączonych do modułu.


2. Budowa modułu

2.1. Schemat ideowy modułu sterownika



Title		
Size	Number	Revision
B		
Date:	8-Jul-2007	Sheet of
File:	D:\elektro\projekty\g1d15705\PCB SCH\g1d15705.ddb	

2.2. Opis wyprowadzeń:



• Złącze zasilania (POWER)

Złącze to służy do podłączenia zasilania modułu. Należy zwrócić uwagę na odpowiednią polaryzację zasilania oraz na odpowiedni potencjał napięcia zasilającego.

Układ zasilany jest jednym napięciem o wartości **+5V**. Źródło zasilania musi charakteryzować się odpowiednią wydajnością prądową. W przypadku gdy do podświetlania wyświetlacza wykorzystuje się to samo źródło co do zasilania modułu (włutowany rezystor R55=0R) należy zapewnić wydajność prądową źródła zasilania ok. **500mA**. Niezapewnienie odpowiedniej wydajności prądowej, może owocować nieprawidłową pracą procesora.

Pin	Opis
1	GND (masa układu)
2	+5V (zasilanie układu)
3	GND
4	+5V

• Złącze podświetlania (J11)

Złącze podświetlania jest złączem opcjonalnym. Wykorzystywane jest w przypadku oddzielnego zasilania modułu oraz podświetlania wyświetlacza. Złącze to służy również do wyboru koloru podświetlania w przypadku gdy nie korzysta się z procesora. Diody podświetlające wyświetlacz posiadają **wspólną anodę** która została wyprowadzona na złącze. **Katody** diód czerwonych i zielonych/niebieskich także wyprowadzone zostały na złącze.

W przypadku korzystania z osobnego zasilania podświetlania, rezystor **R55 musi być wylutowany z modułu**.

Pin	Opis	Pin	Opis
1	GND	5	GND
2	Anoda podświetlania	6	Katoda podśw. niebieskiego/zielon.
3	Vcc	7	GND
4	Anoda podświetlania	8	Katoda podśw. czerwonego

• Złącze wyboru trybu pracy mikrokontrolera (JMP 5)

Złącze to służy do ustawiania trybu pracy mikrokontrolera. Układy rodziny ADuCxxx mogą być programowane w układzie (ISP). Aby mikrokontroler przeszedł w tryb programowania, należy wymusić określone stany logiczne na wejściach sterujących. Służy temu złącze JMP 5.

Pin			Opis
1-2	3-4	5-6	
zwarte	rozwarte	rozwarte	RESET
rozwarte	zwarte	rozwarte	DEBUG MODE
rozwarte	rozwarte	zwarte	PROGRAM

W celu zaprogramowania mikrokontrolera, należy zewrzeć piny **5-6** i krótko nacisnąć przycisk RESET lub zewrzeć piny **1-2**

- **Złącze sterujące wyświetlaczem graficznym (J2)**

Złącze to jest opcjonalne. Wykorzystywane jest w przypadku gdy sterowanie wyświetlaczem odbywa się poprzez zewnętrzny mikrokontroler (moduł bez mikroprocesora). Na złączu tym umieszczone zostały piny bezpośrednio sterujące wyświetlaczem oraz ośmiobitowa szyna danych wyświetlacza. W przypadku modułu z mikrokontrolerem, na złącze J2 jest jednocześnie wyprowadzony port **P0** (magistrala danych) oraz część portu **P2** (piny sterujące wyświetlaczem) gdyż te porty służą do sterowania wyświetlaczem z mikrokontrolera z rodziny ADuC8xx

Pin	Opis	Przyporządkowanie pinów procesora z modułu
1	NC (nie wykorzystywany)	
2	D7 (siódmy bit magistrali danych)	P0.7
3	D6 (szósty bit magistrali danych)	P0.6
4	D5 (piąty bit magistrali danych)	P0.5
5	D4	P0.4
6	D3	P0.3
7	D2	P0.2
8	D1	P0.1
9	D0	P0.0
10	RD (niski poziom logiczny na tym pinie powoduje że na magistrali danych pojawia się bajt odczytany z pamięci wyświetlacza)	P2.4
11	WR (niski poziom logiczny na tym pinie powoduje, że bajt wystawiony na magistralę danych zostaje zapisany do pamięci wyświetlacza)	P2.3
12	A0 (bit wyboru dana/komenda A0=0, bajt na magistrali traktowany jest jako komenda A0=1, bajt na magistrali traktowany jest jako dana)	P2.2
13	RESET (niski poziom logiczny na tym pinie wprowadza wyświetlacz w tryb resetu wewnętrznego. Wyświetlacz przywraca nastawy początkowe)	P2.1
14	CS1 (niski poziom na tym pinie powoduje, że magistrala danych przyjmuje rozkazy i dane. Wysoki poziom powoduje, że magistrala przechodzi w stan wysokiej impedancji)	P2.0
15	Vcc (zasilanie modułu)	
16	GND (masa modułu)	

- **Złącze przetwornika analogowo-cyforwego (J6)**

Na złączu tym wyprowadzono dwa kanały przetwornika analogowo-cyforwego. Umieszczono także wyprowadzenia zasilania analogowego i masy analogowej. Kanały przetwornika buforowane są poprzez wzmacniacz operacyjny OP491 pracujący w układzie wtórnik emiterowego.

Pin	Opis
1	AVcc (zasilanie analogowe)
2	AGND (masa analogowa)
3	ADC3 (kanał 3 przetwornika A/C)
4	ADC2 (kanał 2 przetwornika A/C)

- **Złącze przetwornika cyfrowo-analogowego (J7)**

Na złączu tym wyprowadzono dwa kanały przetwornika cyfrowo-analogowego. Umieszczono także wyprowadzenia zasilania analogowego i masy analogowej. Kanały przetwornika buforowane są poprzez wzmacniacz operacyjny OP491 pracujący w układzie wtórnik emiterowego.

Pin	Opis
1	AVcc (zasilanie analogowe)
2	AGND (masa analogowa)
3	DAC1 (kanał 1 przetwornika C/A)
4	DAC0 (kanał 0 przetwornika C/A)

- **Złącze napięcia referencyjnego (J5)**

Złącze to służy do przyłączenia alternatywnego napięcia odniesienia dla przetwornika A/C. W takim przypadku należy wylutować kondensator C8.

Mikrokontroler posiada wewnętrzne źródło napięcia odniesienia które wynosi 2.5V.

- **Złącze interfejsu szeregowego RS232 (J3)**

Złącze służy do połączenia mikrokontrolera z komputerem klasy PC. Na złączu wyprowadzono linie nadawcze (TxD) oraz odbiorcze (RxD). Kabel łączący komputer z modułem powinien zapewniać połączenie „krzyżowe” tj. linia TxD z modułu powinna być połączona do linii RxD z komputera. Podobnie RxD z modułu powinno być podłączone do TxD z komputera. Standardy napięciowe złącz umożliwiają bezpośrednie połączenie komputera z modułem, bez stosowania specjalistycznych układów scalonych.

Pin	Opis
1	GND
2	GND
3	TxD (linia nadawcza)
4	TxD (linia nadawcza)
5	RxD (linia odbiorcza)
6	RxD (linia odbiorcza)

- **Złącze portu 1 (J8)**

Na złączu tym wyprowadzono wolne piny portu 1 mikrokontrolera ADuC8xx. Dostępnych jest sześć linii portu 1. Dwie pozostałe linie wyprowadzone zostały na złącze przetwornika A/C (kanały ADC3 i ADC2).

Pamiętać należy, że **port 1 jest portem tylko wejściowym** (więcej informacji w nocie katalogowej mikrokontrolera).

Pin	Opis
1	GND
2	Vcc
3	P1.0/ADC0
4	P1.1/ADC1
5	P1.4/ADC4
6	P1.5/ADC5
7	P1.6/ADC6
8	P1.7/ADC7

- **Złącze portu 3 (J9)**

Na złączu tym wyprowadzono ośmiobitowy port 3 mikrokontrolera ADuC8xx. Port ten jest dwukierunkowy (I/O).

Linie P3.0 i P3.1 dostępne są na złączu po uprzedniej konfiguracji złącza JMP6

Pin	Opis
1	P3.0/RxD
2	P3.1/TxD
3	P3.2/INT0
4	P3.3/INT1/MISO/PWM1
5	P3.4/T0/PWMC/PWM0/
6	P3.5
7	P3.6
8	P3.7
9	GND
10	Vcc

- **Złącze interfejsów I2C/SPI (J4)**

Na złącze wyprowadzone zostały dwa interfejsy szeregowy: I2C oraz SPI. Do interfejsu I2C podłączona jest pamięć FLASH (24C128) która posiada adres: A0h w trybie zapisu i A1h w trybie odczytu. Obsługa interfejsów realizowana jest sprzętowo. Więcej informacji na ten temat zawarte jest w nocie katalogowej mikrokontrolera.

Pin	Opis
1	GND
2	GND
3	SS (P1.5)
4	MISO (P3.3)
5	SCLOCK
6	SDATA/MOSI

- **Złącze konfiguracji RS232 (JMP6)**

Złącze to służy do konfiguracji linii P3.0 i P3.1. W przypadku gdy linie te mają pełnić rolę linii interfejsu szeregowego RS232, należy zewrzeć odpowiednie piny złącza JMP6.

Należy zwrócić uwagę na to aby linie P3.0 i P3.1 podłączone były poprzez złącze JMP6 do złącza RS232 w trybie programowania procesora.

W przypadku gdy RS232 nie jest wykorzystywany, linie P3.0 i P3.1 można za pomocą złącza JMP6 przyłączyć na wyprowadzenia portu 3 (J9).

Konfiguracja złącza JMP6 w przypadku gdy wyprowadzenia 18 i 17 mikrokontrolera (linie P3.0 i P3.1) mają pełnić rolę linii portu RS232:

1-3	2-4	3-5	4-6	
zwarte	zwarte	rozwarne	rozwarne	RS232 podłączony do mikrokontrolera


Konfiguracja złącza JMP6 w przypadku gdy wyprowadzenia 18 i 17 mikrokontrolera (linie P3.0 i P3.1) mają pełnić rolę linii wejścia/wyjścia

1-3	2-4	3-5	4-6	
rozwarne	rozwarne	zwarte	zwarte	RS232 odłączony od mikrokontrolera, linie P3.0 i P3.1 na złączu J9 aktywne

2.3. Rezystory konfiguracyjne

Na płytce modułu sterownika umieszczono szereg rezystorów o wartości 0R które pełnią rolę zworek. Odpowiednie połączenie spowodowane wlutowanie lub nie rezystora 0R zapewnia uzyskanie pożądaných funkcji modułu.

Na rysunku poniżej przedstawiono rozmieszczenie poszczególnych rezystorów konfiguracyjnych.



- Opornik **R55** (włutowany na płytke) zwiera dodatni biegun zasilania z wspólną anodą podświetlania wyświetlacza. Umożliwia to korzystanie z jednego napięcia zasilania wspólnego dla logiki sterownika i podświetlania.
W przypadku gdy pożądane jest korzystanie z oddzielnych napięć zasilania, osobno dla logiki osobno dla podświetlania, należy opornik R55 wylutować.
- Rezystory **R12,R15** (fabrycznie nie wlutowane). Podświetlanie wyświetlacza załączane jest przez mikrokontroler, który steruje tranzystorami PNP które z kolei załączają lub nie katody podświetlania do masy układu. W przypadku gdy podświetlanie ma być załączone na stałe, można pominąć sterowanie tranzystorami i bezpośrednio podłączyć katody podświetlania czerwonego i niebieskiego/zielonego do masy układu. Służą do tego oporniki R12 (podświetlanie czerwone) i R15 (podświetlanie niebieskie/zielone)
- Rezystor **R28** (fabrycznie wlutowany) stanowi połączenie między przetwornicą ujemnego zasilania a wyświetlaczem. Wyświetlacz graficzny wymaga zasilania dwoma napięciami. Ujemne zasilanie do wyświetlacza pobierane jest z układu MAX232 który wytwarza napięcie ok. -9V.
- Rezystor **R30** stanowi połączenie między masą cyfrową a analogową sterownika. Producent mikrokonwertera AduC8xx zaleca aby połączenie mas realizowane było w jednym miejscu i możliwie najbliżej układu. Zrealizowane jest to poprzez rezystor 0R (R30)
- Rezystory **R31, R32** (fabrycznie wlutowane) stanowią połączenie między sprzętową magistralą I2C a pamięcią szeregową AT24C128.
- Rezystory **R33, R34** (fabrycznie nie wlutowane) stanowią alternatywne połączenie pamięci FLASH z liniami portu P3.6 i P3.7. Gdy rezystory R33 i R34 są wlutowane a rezystory R31 i R32 są wylutowane to wyprowadzenie SCLOCK pamięci połączone jest z linią P3.6 mikrokontrolera, a wyprowadzenie SDATA pamięci połączone jest z linią P3.7. Taka konfiguracja umożliwia stosowanie procedur programowych obsługi magistrali I2C i dołączonej do niej pamięci FLASH. Magistrala sprzętowa dostępna jest wtedy na wyprowadzeniach złącza J4

2.4. Wymiary modułu sterownika

3. Charakterystyka mikrokonwertera ADUC841


Mikrokonwerter ADuC841 to mikrokontroler z rdzeniem, czyli procesorem identycznym jak w popularnych '51. Jak wiadomo sam procesor nie potrafi zbyt wiele, koniecznie musi współpracować z otoczeniem takim jak liczniki, pamięci, przetworniki, kontrolery, itp., aby mógł spełniać swoją rolę. Kolejne podrozdziały poświęcone będą zasadom działania ważniejszych układów peryferyjnych procesora oraz sposobom komunikacji ich z układem centralnym.

3.1.1. Organizacja pamięci.


Jak wszystkie układy z serii '51, ADuC841 ma oddzielne przestrzenie adresowe dla pamięci danych i pamięci programu. Rysunek 2.2.1 ilustruje mapy poszczególnych pamięci. Jak wynika z rysunku 2.2.2 użytkownik ma dodatkowo dostęp do 640B pamięci danych w postaci Flash/EE. Dostęp do tej pamięci odbywa się pośrednio za pomocą odpowiednich rejestrów SFR.

Niższe 128B wewnętrznej pamięci danych zostały odwzorowane w sposób pokazany na rysunku 2.2.2. Najniższe 32B są zgrupowane w cztery oddzielne banki z ośmioma rejestrami adresowymi od R0 do R7. Następne 16B powyżej rejestru banków to bit adresowalnej pamięci o adresach od 00H do 7FH.

Przestrzeń SFR jest odwzorowana w wyższych 128B wewnętrznej pamięci danych. Dostęp do tego obszaru jest bezpośredni poprzez interfejs pomiędzy CPU i wszystkimi urządzeniami peryferyjnymi zawartymi w „czipie”.




Rys. 2.2.1. Mapa pamięci danych i programu.



Rys. 2.2.2 Niższe 128 Bitów wewnętrznej pamięci RAM.

Model blokowy pokazany na rys. 2.2.3 ilustruje sposób programowania układu ADuC41 poprzez SFR.



Rys. 2.2.3 Model programowania układu ADuC812.


Jak widać poprzez SFR mamy dostęp do nieulotnej pamięci danych FLASH/EE, do przetwornika A/C oraz urządzeń peryferyjnych, takich jak czujnik temp., przetwornik C/A , itp. Bezpośredni dostęp, z pominięciem SFR mamy tylko do pamięci programu również w postaci FLASH/EE.

3.1.2. Interfejs pamięci zewnętrznej.

Rozszerzeniem możliwości programowych układu ADuC 841 jest możliwość włączenia zewnętrznych pamięci: do 64kB pamięci programu (ROM/PROM) i do 16MB zewnętrznej pamięci danych (SRAM).


Do wyboru, z której części obszaru pamięci (zew. lub wew.) należy zacząć wykonywać instrukcje służy pin EA. Stan wysoki tego pinu („1”) oznacza, iż procesor będzie wykorzystywał wewnętrzną pamięć 8k Flash/EE od adresu 0H. W przypadku stanu niskiego „0” program będzie startował od adresu 0H pamięci zewnętrznej.

Jeżeli wykorzystujemy adresy powyżej 1FFFh (8k) automatycznie jest ona przepisywana do zewnętrznej przestrzeni tak jak zostało to pokazane na rys. 2.2.4.




Rys. 2.2.4 Adresowanie pamięci powyżej 8k.

Gdy chcemy używać zewnętrznej pamięci programu, należy ją odpowiednio włączyć w nasz układ. Sposób ten ilustruje rys. 2.2.5.



Rys. 2.2.5 Sposób podłączenia zewnętrznej pamięci.

Należy zauważyć, że 16 linii I/O, czyli porty „0” i „2” są dedykowane do komunikacji z zewnętrzną pamięcią. P0 służy jako multipleksowana szyna adres/dane. Emituje bit niski do licznika programu (PCL) jako adres, a następnie czeka na pojawienie się kodu bitowego z pamięci programu. Podczas czasu, w którym „0” jest na P0, sygnał ALE trzyma ten bajt w zatrasku adresowym. W tym czasie port 2 (P2) wysyła „1” do licznika programu (PCH). Wtedy PSEN wyzwala EPROM i kod bitowy zostaje wczytany do naszego układu.




Rys. 2.2.6 Cykl czytania z pamięci zewnętrznej.

Faktycznie adres pamięci programu jest zawsze 16-bitowy. Nawet jeżeli wykorzystujemy mniej niż 64 bajty. Musimy pamiętać jednak o tym, że aby podłączyć zewnętrzną pamięć koniecznym jest poświęcenie, aż dwóch portów P0 i P2 do odpowiedniego adresowania. Podczas korzystania z zewnętrznej pamięci programu porty 0 i 2 mogą być używane równocześnie do dostępu „read/write” do zewnętrznej pamięci danych,

ale nie do ogólnej funkcji I/O. Chociaż oba rodzaje pamięci, czyli zew. pamięć programu i zew. pamięć danych korzystają z tych samych pinów, to są one w pełni od siebie niezależne. Na przykład układ może czytać lub zapisywać do/z zew. pamięci danych, gdy równolegle wykonuje program z zew. pamięci programu.

Rys. 2.2.5 pokazuje sprzętową konfigurację dostępu do 64kB zew. RAM. Jest to standardowy interfejs dla układów kompatybilnych z 8051.

W przypadku gdy pamięć o wielkości 64kB jest niewystarczająca, możliwym jest uzyskanie dostępu do większej ilości pamięci nawet do 16MB, poprzez zwykłe dodanie kolejnego „zatrzasku”, tak jak to pokazano na rysunku 2.2.8.




Rys. 2.2.8 Sposób włączenia pamięci zewnętrznej do 16MB.

3.1.3. Konwerter A/C.

Blok konwertera A/C zawiera 5 μ s, 8-kanalowy, 12-bitowy przetwornik A/C z pojedynczym zasilaniem. Komunikacja z przetwornikiem następuje poprzez wielokanałowy multiplekser, układ T/H (track/hold) oraz źródło referencyjne zawarte w kości układu ADuC812. Wszystkie wymienione komponenty są konfigurowalne poprzez zespół trzech rejestrów specjalnych SFR.

Przetwornik A/C jest układem z sukcesywną aproksymacją (czyli działa na zasadzie kolejnych przybliżeń). Konwersja zapoczątkowywana jest programowo lub poprzez dostarczenie do pinu 23(CONVST) sygnału do konwersji. A/C może zostać skonfigurowany do pracy w trybie DMA, w którym blok A/C przez cały czas przechwytuje i konwertuje próbki oraz bezpośrednio, bez udziału procesora przesyła je do zewnętrznej pamięci danych o wielkości do 16MB. W ten sposób odciąża się procesor.

Charakterystyka idealnego przetwornika dla napięć z przedziału 0 do Vref jest pokazana na rysunku



Rys. 2.2.9 Charakterystyka idealnego przetwornika z sukcesywną aproksymacją

Jak już wcześniej wspomniałem blokiem przetwornika A/C steruje się za pomocą trzech rejestrów specjalnych SFR. Pierwszy z nich to ADCCON1 - rejestr kontrolujący konwersję, czas akwizycji, tryb konwersji sprzętowej oraz tryb wyłączenia.

Adresy SFR

EFH

Wartość po włączeniu zasilania

20H

Adresowalny bit

Nie

W tabeli poniżej zamieszczono opis tego rejestru:

Lokalizacja bitu	Mnemonic bitu	Opis		
ADCCON1.7 ADCCON1.6	MD1 MD0	Bity te wybierają aktywny tryb pracy dla przetwornika A/C w następujący sposób		
		MD1	MD0	Tryb Pracy
		0	0	Wyłączenie
		0	1	Normalny
		1	0	Wyłączenie jeżeli nie trwa konwersja
		1	1	Stand by – stan gotowości
ADCCON1.5 ADCCON1.4	CK1 CK0	Bity ustawiające zegar przetwornika A/C, w ten sposób, że ustawia dzielnik przez który będzie dzielona główna częstotliwość układu:		
		CK1	CK0	MCLK dzielnik
		0	0	1
		0	1	2
		1	0	4
		1	1	8
ADCCON1.3 ADCCON1.2	AQ1 AQ0	Bity akwizycji. Wybierają dostępny czas dla wejścia wzmacniacza T/H:		
		AQ1	AQ0	#ADC Clks
		0	0	1
		0	1	2
		1	0	3
		1	1	4
ADCCON1.1	T2C	Ustawiaj ten bit, żeby włączyć Timer 2, przy którym A/C automatycznie zacznie nową konwersję po każdorazowy przekroczeniu czasu na T2.		
ADCCON1.0	EXC	Bit ten pozwala na zewnętrzne wyzwolenie konwersji aktywnym „0”.		

Tabela I. Opis rejestru specjalnego ADCCON1.

ADCCON2 to drugi rejestr specjalny wykorzystywany do kontroli przetwornika A/C. Kontroluje on dwoma funkcjami takimi jak: wybór kanału oraz tryb konwersji.

Adresy SFR D8H

Wartość po włączeniu zasilania 00H

Adresowalny bit Yes

Lokalizacja bitu	Mnemonic bitu	Opis
ADCCON2.7	ADCI	Bit przerwania jest ustawiany sprzętowo na każdym końcu cyklu konwersji w trybie DMA.
ADCCON2.6	DMA	Bit uruchamiający tryb DMA.
ADCCON2.5	CCONV	Bit ciągłości konwersji, ustawiany, aby zainicjować ciągłą konwersję A/C. W tym trybie przetwornik zaczyna konwersję opartą na konfiguracji Z ACCON SFR, w którym po zakończeniu jednego cyklu automatycznie zaczyna następną operację konwersji.
ADCCON2.4	SCONV	Bit pojedynczej konwersji, ustawiany, aby zainicjować konwersję jednocyklową. Bit SCONV jest automatycznie ustawiany na „0” kiedy kończy się proces.
ADCCON2.2 ADCCON2.2 ADCCON2.1 ADCCON2.0	CS3 CS2 CS1 CS0	Bit wyboru kanału, pozwala użytkownikowi kontrolować programowo wybór kanału. W trybie DMA wybór kanału jest wprowadzany z „Channel ID” zapisany w pamięci zewnętrznej.
		CS3 CS2 CS1 CS0 CH#
		0 0 0 0 0
		0 0 0 1 1
		0 0 1 0 2
		0 0 1 1 3
		0 1 0 0 4
		0 1 0 1 5
		0 1 1 0 6
		0 1 1 1 7
		1 0 0 0 Czujnik temperatury
		1 1 1 1 stop DMA

Tabela II. Opis rejestru specjalnego ADCCON2

Trzeci rejestr specjalny służy do sygnalizacji statusu przetwornika A/C.


Adresy SFR	F5H
Wartość po włączeniu zasilania	00H
Adresowalny bit	NO

Lokalizacja bitu	Mnemonic bitu	Opis
ADCCON3.7	BUSY	Oznacza status zajętości. Jest to bit z atrybutem „read only”, czyli „tylko do odczytu”. Jest on automatycznie ustawiany podczas konwersji lub kalibracji oraz automatycznie czyszczony po zakończeniu zadania
ADCCON3.6	RSVD	Są to bity zarezerwowane dla użytku wewnętrznego. Bity te odczytywane są jako „0” i powinny być tylko zapisywane jako „0” przez użytkownika oprogramowania.
ADCCON3.5	RSVD	
ADCCON3.4	RSVD	
ADCCON3.3	RSVD	
ADCCON3.2	RSVD	
ADCCON3.1	RSVD	
ADCCON3.0	RSVD	

Tabela III. Opis rejestru specjalnego ADCCON3.

Ważną rzeczą jest to, że układ ADuC841 zawiera wewnętrzny mechanizm autokalibracji. Wykorzystuje do tego cztery rejestry specjalne. Kierują one tym procesem w celu osiągnięcia lepszych parametrów przetwarzania podczas wszystkich procesów. Kiedy włączamy układ lub zostanie on zresetowany, rejestry te mają za zadanie automatycznie skonfigurować przetwornik w/g ustawień fabrycznych, które zostały wprowadzone na stałe do pamięci FLASH. Praktycznie rzecz ujmując we wszystkich przypadkach parametry autokalibracji powinny być odpowiednie. Jeżeli jednak stwierdzimy, że konieczna byłaby zmiana tych parametrów, to układ nasz daje taką możliwość, poprzez nadpisanie kodu do kompensacji „offset-ów” oraz „gain errors”.

Układ Mikrokonwertera[®] pracuje w dwóch głównych trybach. Pierwszym z nich jest tryb standardowy. Po skonfigurowaniu rejestrów specjalnych pod kątem pracy w tym trybie, układ będzie pobierał sygnał z wejścia analogowego i dostarczał 12 bitowe słowo w ADCDATA H/L SFR. Górne cztery bity ADCDATA H SFR będą mówiły o tym, z którego kanału pochodzi wynik, niższe 4bity będą stanowiły górną część wyniku. W celu lepszego zrozumienia formatu przesyłania informacji schemat został zilustrowany na rys.



Rys. 2.2.10 Format wyniku konwersji DMA

Drugim trybem przetwarzania sygnału wejściowego jest tryb DMA. Tryb ten jest wykorzystywany najczęściej podczas pracy z pełną prędkością, czyli 200kHz (co 5μs odczyt próbki). Uruchamia się go, dlatego, iż praktycznie niemożliwym jest ustawienie tak przerw systemowych, aby układ w ciągu tego czasu mógł odczytać próbkę i przesłać ją do dalszej obróbki bez utraty jednej lub wielu próbek. DMA nie wykorzystuje przerw, pozostawia mikroprocesor niewykorzystany, przesyłając pobrane dane bezpośrednio do odpowiednio zaadresowanej i skonfigurowanej pamięci zewnętrznej i dlatego też dynamiczny dostęp do pamięci zewnętrznej (DMA) pozwala na tak szybką pracę.

Tryb ten uaktywnia się przez ustawienie bitu ADCCON2.6, który umożliwi ciągłe zapisywanie próbek do pamięci SRAM – w obszarze pamięci danych – bez zbędnej komunikacji z mikroprocesorem. Trzeba też pamiętać o tym, iż należy odpowiednio skonfigurować pamięć zewnętrzną, do której będą przekazywane próbki.

00000AH	1	1	1	1		STOP COMMAND
	0	0	1	1		REPEAT LAST CHANNEL FOR A VALID STOP CONDITION
	0	0	1	1		CONVERT ADC CH#3
	1	0	0	0		CONVERT TEMP SENSOR
	0	1	0	1		CONVERT ADC CH#5
000000H	0	0	1	0		CONVERT ADC CH#2


Rys. 2.2.11 Typowa konfiguracja zewnętrznej pamięci danych.

Wiąże się to z ustawieniem kanałów w „CHANNEL ID” (cztery górne bity) w pamięci zew. Taka typowa konfiguracja pokazana jest na rysunku. Należy również zapisać adres startowy DMA w tej pamięci. Na rysunku DMA startuje od adresu 000000H. Koniec tabeli DMA jest zapisany przez 1111 w polach wyboru kanału. Teraz może być ustawiony bit uruchamiający tryb DMA (ADCCON2.6) i przesyłania sekwencyjnego wyników do zewnętrznej pamięci.

UWAGA!!!


Tryb DMA będzie działał tylko wtedy, gdy przekonfigurowany został czas konwersji i wyzwalania poprzez ADCCON1 i 2 SFR.

Gdy zostanie zakończony tryb DMA (pod warunkiem, że zostanie oznaczony bit przerwania konwersji ADCCON2.7) w zewnętrznej pamięci danych zawarte będą nowe wyniki, tak jak to pokazano na rys. 2.2.12. Należy pamiętać o tym, że dane dotyczące wyboru kanału są tam nadal zawarte.




Rys. 2.2.12. Wygląd wyniku po konwersji w trybie DMA.

Rysunek 2.2.13 pokazuje analogowy obwód wejściowy. Układ akceptuje napięcia od 0 do +Vref. Każda konwersja z sygnału analogowego na cyfrowy jest podzielona na dwie odmienne fazy. Są one definiowane przez zmianę pozycji przełączników. Podczas fazy pobierania próbki (SW1 i SW2 są pozycji w „track”) próbka proporcjonalna do napięcia na wejściu analogowym jest dostarczana do kondensatora. Podczas fazy konwersji (oba przełączniki są w pozycji „Hold”) kondensator DAC jest ładowany przez SAR aż do napięcia w punkcie węzłowym. Znaczą to, że następuje aproksymacja, aż do momentu, w którym napięcie z wejścia (kondensator 2pF) jest zrównoważone przez napięcie pojawiające się na wyjściu kondensatora DAC. Cyfrowa wartość zawarta w SAR jest przekazywana do przetwornika DAC a następnie poddana konwersji. Kontrola SAR-em, czasem akwizycji oraz trybem „sampling” odbywa się automatycznie. Czasy akwizycji i konwersji są w pełni konfigurowalne przez użytkownika.



Rys. 2.2.13 Wejście analogowe przetwornika A/C

Należy zauważyć, że przy wyborze nowego wejścia napięcie ustalone na kondensatorze może być przekazane do nowego, wybranego wejścia. Źródło sygnału musi być, więc zdolne do odebrania tego sygnału przed przełączeniem w stan „hold”. Należy więc zastosować odpowiednie opóźnienia. Mogą być wstawiane w oprogramowaniu (między kanałem wyboru i żądaniem konwersji), ale rozwiązania sprzętowe mogą usprawnić kłopotliwe oprogramowanie opóźnień. Jedno z rozwiązań mogłoby powodować bardzo szybkie ustalanie wzmacniacza operacyjnego prowadzącego do każdego wejścia analogowego. Taki wzmacniacz operacyjny potrzebowałby pełnego ustalenia, od małego sygnału przejściowego, w mniej niż 300ns ażeby zagwarantować odpowiednie ustalanie pod każdymi konfiguracjami oprogramowania. Lepszym rozwiązaniem byłby układ pokazany na rysunku.



Rys. 2.2.14 Sterowanie wejściem analogowym

Układ ten wygląda jak prosty filtr przeciwzakłóceńowy. Konfiguracja R/C pomaga również eliminować niektóre szумы wysokiej częstotliwości, ale głównym zadaniem tego układu jest odpowiednia izolacja sygnałów wejściowych.

Diody Schottky'ego mogą być potrzebne do ograniczenia max. napięcia podanego do wejścia analogowego. Są one niepotrzebne, kiedy wzmacniacz operacyjny jest zasilany z tego samego źródła zasilania, co AduC812. Wtedy układ nie będzie w stanie wygenerować napięcia większego niż V_{DD} lub mniejszego niż masa.


Koniecznym może okazać się użycie wzmacniacza operacyjnego, jeżeli impedancja źródła sygnału jest bardzo niska, co nie pozwala na rozpoczęcie pracy. Stały prąd „przesiakiwania” przez analogowe wejścia układu może być powodem powstawania stałych błędów pomiarowych z zewnętrznego źródła, którego impedancja jest mniejsza niż 100Ω . Aby zapewniać dokładne działanie ADC, utrzymuje całkowitą impedancja źródła przy każdym z analogowych wejściu mniejszą niż 61Ω . Tabela ilustruje jak impedancja źródła może wpływać na dokładność.

Impedancja źródła	Błąd od $1\mu A$ prądu upływu	Błąd od $10\mu A$ prądu upływu
61Ω	$61\mu V = 0.1\text{ LSB}$	$610\mu V = 1\text{ LSB}$
610Ω	$610\mu V = 1\text{ LSB}$	$6.1\text{ mV} = 10\text{ LSB}$

Tabela IV. Wpływ impedancji źródła na dokładność konwersji.

Jak widać przy impedancji źródła równej 61Ω błąd przy prądzie „upływu” równym $1\mu A$ wynosi $61\mu V$, a dla prądu równego $10\mu A$ jest większy dziesięciokrotnie. Podobnie jest dla impedancji 610Ω , która jest dokładnie 10 razy większa od pierwszej i błędy w tym przypadku są również dziesięciokrotnie większe.

Rysunek 2.2.14 pokazuje konfigurację i zastosowanie wzmacniacza operacyjnego dla wejścia pierwszego. Taką konfigurację można zastosować dla każdego dowolnego wejścia. W praktycznym układzie można nie stosować diód Schottky'ego, gdy mikrokonwerter i wzmacniacz operacyjny są zasilane z tego samego źródła zasilania.



Rys. 2.2.15 Praktyczna realizacja dostosowania sygnału wejściowego do ADuC.

Najlepszym rozwiązaniem byłoby zastosowanie wzmacniaczy operacyjnych z jednym zasilaniem, tzw. „single supply on-amp”. Kilka zalecanych przez producenta układów pokazanych zostało w tabeli.


Op Amp Model	Characteristics
OP181/281/481	micropower
OP191/291/491	I/O good up to V_{DD} , low cost
OP196/296/496	I/O to V_{DD} , micropwr, low cost
OP183/283	high gain-bandwidth product
OP162/262/462	high GBP, micro package
AD820/822/824	FET input, low cost
AD823	FET input, high GBP

Tabela V. Przykładowe wzmacniacze operacyjne typu „single-supply”.

Należy pamiętać, że gdy stosujemy wzmacniacze z podwójnym zasilaniem, czyli „+ -” trzeba stosować układy z rysunku. z diodami Schottky’ego. W przypadku zastosowania układów z tabeli („single-supply OP Amps”) diody nie są potrzebne, gdyż układ nie będzie w stanie wygenerować napięć mniejszych niż masa i większych niż V_{DD} .

3.1.4. Napięcie referencyjne.


Układ ADuC został wyposażony w 2,5V źródło napięcia odniesienia. Może być ono użyte jak źródło referencyjne dla przetworników A/C i C/A. Aby uzyskać bardzo dokładne odniesienie należy podłączyć je w odpowiedni sposób. Końcówki 8 i 7 (odpowiednio C_{REF} i V_{REF}) trzeba połączyć z masą poprzez kondensatory o wartości 0,1 μ F. Zostało to pokazane na rysunku. Istnieje również możliwość podłączenia zewnętrznego napięcia referencyjnego. W tym przypadku należy pamiętać o zastosowaniu odpowiedniego buforowania. Ma to uniemożliwić przepływ prądu z pinu V_{REF} . Bardzo ważne jest napięcie na końcówce C_{REF} gdyż od tego napięcia zależy dokładność konwerterów A/C i C/A. Należy pamiętać o tym, aby do tego wyjścia układu nie podłączać niczego innego niż kondensator.



Rys. 2.2.17 Wewnętrzne źródło referencyjne.

Napięcie referencyjne zostaje automatycznie włączone wtedy, gdy włącza się (uaktywnia programowo) konwerter cyfrowo-analogowy lub analogowo-cyfrowy. Podczas pierwszego włączenia V_{REF} potrzebuje 65ms do pełnego ustalenia się i osiągnięcia wymaganego napięcia. Jest to rzecz bardzo ważna podczas pisania oprogramowania wykorzystującego wymienione konwertery. Nie wstawienie odpowiedniej pętli opóźnienia spowoduje błędy konwersji, gdyż V_{REF} nie zdąży się jeszcze ustalić. Jest to tzw. czas zapoczątkowania konwersji.

Jeżeli potrzebujemy zewnętrznego źródła referencyjnego, to istnieje możliwość jego podłączenia. Zostało to pokazane na rysunku 2.2.18. Jak widać zewnętrzne V_{REF} należy podłączyć bezpośrednio do końcówki nr 8. Aby zapewnić odpowiedni poziom dokładności naszych przetworników A/C i C/A trzeba zastosować napięcia z przedziału 2.2V do V_{DD} .



Rys. 2.2.18 Sposób podłączenia zewnętrznego źródła referencyjnego.

UWAGA !

Nie należy stosować napięć referencyjnych mniejszych niż 2,3V. Może to być powodem dużych błędów podczas konwersji A/C czy C/A (gubienie kodu czy brak jednorodności).


3.1.5. Konwerter C/A

Konwerter C/A, a właściwie konwertery, gdyż są dwa, podobnie jak A/C znajdują się wewnątrz układu ADuC 841 (w jednym „chipie”). Działanie tych przetworników kontrolowane jest również przez rejestry specjalne. W tym wypadku jest to pojedynczy, specjalny rejestr kontroli oraz cztery specjalne rejestry danych. Określenie poszczególnych bitów i ich lokalizacja została opisana w tabeli VI. poniżej.

Lokalizacja bitu	Mnemonic bitu	Opis
DACCON.7	MODE	Bit ten ustawia nadrzędny tryb pracy obydwóch przetworników C/A. Ustawienie „1” – powoduje tryb 8-bitowy (wpisuje 8 bitów do DACxL SFR) Ustawienie „0” – daje 12 bitowy tryb
DACCON.6	RNG1	Ustawia on zakres napięć dla przetwornika C/A1: Ustawienie „1” - daje zakres od 0 - V_{DD} Ustawienie „0” – daje zakres od 0 – V_{REF}
DACCON.5	RNG0	Ustawia on zakres napięć dla przetwornika C/A0: Ustawienie „1” - daje zakres od 0 - V_{DD} Ustawienie „0” – daje zakres od 0 – V_{REF}
DACCON.4	CLR1	Bit czyszczący DAC1: Ustawienie „0” – powoduje wymuszenie 0V na wyjściu Ustawienie „1” – pozostawia wyjście
DACCON.3	CLR0	Bit czyszczący DAC0: Ustawienie „0” – powoduje wymuszenie 0V na wyjściu Ustawienie „1” – pozostawia wyjście
DACCON.2	SYNC	Bit synchronizujący aktualizację przetwornika. Kiedy ustawiony zostaje na „1” wyjścia są aktualizowane tak szybko jak tylko DACxL SFR- y są zapisane. Użytkownik może równolegle aktualizować obydwa przetworniki przez wcześniejsze zaktualizowanie DACxL/H SFR kiedy bit SYNC jest ustawiony jako „0” Wtedy oba przetworniki będą zaktualizowane równolegle, kiedy bit SYNC będzie ustawiony na „1”.
DACCON.1	PD1	Bit “POWER-DOWN” –wyłączenia dla DAC1 Ustawienie „1” – włączenie DAC1 Ustawienie „0” – wyłączenie DAC1
DACCON.0	PD0	Bit “POWER-DOWN” –wyłączenia dla DAC1 Ustawienie „1” – włączenie DAC1 Ustawienie „0” – wyłączenie DAC1


Konwertery C/A zawierają drabinkę rezystorów oraz bufor/wzmacniacz wyjściowy. Układ połączeń wewnętrznych ilustruje rysunek 2.2.19.

Jak widać na rysunku źródło referencyjne dla każdego DAC-a przypisywane jest programowo. Może to być którekolwiek z dwóch napięć: albo AV_{DD} lub V_{REF} . W trybie „0” do „ AV_{DD} ” wyjścia C/A są w przedziale napięciowym od 0V do napięcia ustalonego na pinie AV_{DD} . W trybie „0” do „ V_{REF} ” przedział napięciowy to 0V do V_{REF} .



Rys. 2.2.19 Drabinka rezystorów C/A.


Napięcia na wyjściu C/A mogą „pływać” w granicach mniej niż 100mV dla AV_{DD} i masy. Liniowość przetwornika C/A (jeżeli układ jest zmasowany przez rezystor 10k Ω) jest gwarantowana w całym przedziale pracy układu. Wiadomym jest jednak, że na krańcach charakterystyki nieliniowości występują zakrzywienia charakterystyki. Rysunek 2.2.20 pokazuje nam ważniejsze części tego wykresu, czyli przy masie i maksimum zasilania.



Rys. 2.2.20 Zakrzywienia charakterystyki nieliniowości.

Wykres ten ilustruje nam tylko tryb pracy przetwornika dla napięć z przedziału od 0 do V_{DD} . Przy drugim trybie pracy, czyli od 0 do V_{REF} ($V_{REF} \leq V_{DD}$) charakterystyka ta dla części niższej (dla 0mV) będzie identyczna, ale dla wyższej będzie bez zakrzywień, będzie prosta, aż do V_{REF} – będzie idealna.

Wyjścia DAC-a są wysokoimpedancyjne. Może to powodować pojawianie się szpilek podczas włączania układu ADuC 841 oraz w momencie programowego uaktywnienia przetwornika. Przykładowe zrzuty ekranu oscyloskopu pokazano na rysunku 2.2.21.



Rys. 2.2.21 Ilustracja zakłóceń występujących podczas włączania ADuC841 oraz uaktywnienia przetwornika C/A

Aby temu zapobiec podczas projektowania hardwarowej strony urządzenia należy pamiętać o umieszczeniu tzw. rezystorów obniżających (ang. Pull-down resistor”) przy każdym wyjściu przetwornika.


3.2. Pamięć typu FLASH w układzie ADuC 841

ADuC841 zawiera technologicznie zaimplementowaną nieulotną pamięć typu FLASH z możliwością programowania w obwodzie. Pamięć ta jest najnowszym typem pamięci nie ulotnej opartej na technologii „single transistor cell architecture”. Pamięć FLASH łączy w sobie elastyczność programowania w obwodzie, co cechuje pamięci EEPROM i sprawność/wydajność przestrzeni pamięci EPROM.

Podobnie jak pamięć EEPROM, pamięć FLASH może być programowana w systemie, aczkolwiek musi być wcześniej wykasowana. Pamięć typu FLASH pozwala użytkownikowi aktualizować program w obwodzie, producentom obniżyć koszty wytworzenia, zwiększyć dokładność i gęstość zapisu danych.

W układzie ADUC 841 zostały umieszczone dwie tablice pamięci FLASH/EE do wykorzystania przez użytkownika. 8kB pamięci programowej to pierwsza z nich, Jest umieszczona bezpośrednio w kości układu, aby bez konieczności włączania w obwód zewnętrznej pamięci ROM można było wykonywać kod programu. Tablica pamięci programu może być programowana w obwodzie w dwojaki sposób. Pierwszy z nich to programowanie szeregowo, które jest częścią kodu zaimplementowanego na stałe przez producenta w część pamięci układu. Proces programowania odbywa się poprzez standardowy port szeregowy UART. Tryb ten automatycznie włącza się po włączeniu zasilania, jeżeli PIN 41(PSEN) jest podłączany przez rezystor $1k\Omega$ do masy.

Drugi sposób programowania pamięci programu to programowanie równoległe. Nie jest ono tak proste jak szeregowe, aczkolwiek jest równie skuteczne. Schemat połączeń wymaganych do tego trybu programowania pokazany jest na rysunku 2.2.23.



Rys. 2.2.22 Konfiguracja połączeń w trybie programowania równoległego.

Jak widać ten sposób programowania wymaga od nas użycia wszystkich czterech portów układu. Port P0, P1, P2 działają jako zewnętrzne szyny danych i adresów. Pin ALE włącza zapis, a port P3 służy do konfiguracji tego trybu. Tabela VII przedstawia poszczególne warianty tej konfiguracji.

Piny portu (P3.0-P3.7)								Tryb programowania
7	6	5	4	3	2	1	0	
1	X	X	X	0	0	0	1	Kasuj Flash program Kasuj Flash użytkownika
1	X	X	X	0	0	1	1	Czytaj numer identyfikacyjny układu
1	X	X	X	0	1	0	1	Programuj bajt
1	X	X	X	0	1	1	1	Czytaj bajt
1	X	X	X	1	0	0	1	Zarezerwowany
1	X	X	X	1	0	1	1	Zarezerwowany
Inny kod								Niepotrzebny

Tabela. VII. Tryby programowania równoległego.

3.3. System przerwań w układzie ADuC 812.


Układ zawiera 9 źródeł przerwań w dwóch poziomach. Rysunek ilustruje priorytety przerwań oraz ich źródła. Adresy wektorów przerwań wraz z opisem zostały umieszczone w tabeli VII. Podobnie jak wszystkimi układami peryferyjnymi, tak i systemem przerwań steruje się poprzez 3 rejestry specjalne. Są to IE, IE2 oraz IP. Wszystkie te rejestry specjalne zostaną opisane i omówione poniżej.

Aby wykorzystać któreś z przerwań należy wykonać po kolei trzy z niżej wymienionych kroków:

Zlokalizuj adres wektora procedury przerwania w tabeli X.

Ustaw bit EA (ang. Enable All) w IE SFR (rejestr specjalny przerwań) na „1”.

Ustaw odpowiedni bit przerwania w IE i IE2 SFR na „1”.



Rysunek 2.2.23 System przerwań w układzie ADuC 841

IE- rejestr specjalny aktywujący system przerwań oraz siedem źródeł przerwań.

SFR Address: A8H
SFR Power On Default Value: 00H
Bit Addressable: YES

Lokalizacja Bitu	Mnemonic Bitu	Opis
IE.7	EA	Globalny bit aktywujący przerwanie, musi być ustawiony na „1”, żeby przerwania były aktywne, ustawienie na „0” wyłącza przerwania.
IE.6	EADC	Bit włączający przerwanie dla przetwornika A/C, musi być ustawiony na „1”
IE.5	ET2	Bit uruchamiający przerwanie dla zegara 2, jeżeli ustawiony na „1”
IE.4	ES	Bit przerwania dla portu UART, jeżeli ustawiona „1”
IE.3	ET1	Bit uruchamiający przerwanie dla zegara 1, jeżeli ustawiony na „1”
IE.2	EX1	Przerwanie dla zewnętrznego INT1, jeżeli ustawiono na „1”
IE.1	ET0	Bit uruchamiający przerwanie dla zegara 0, jeżeli ustawiony na „1”
IE.0	EX0	Przerwanie dla zewnętrznego INT0, jeżeli ustawiono na „1”

Tabela. IX. Opis rejestru specjalnego IE.

IE2 – rejestr uaktywniający dodatkowe źródła przerwań.

SFR Address: A9H
SFR Power On Default Value: 00H
Bit Addressable: NO

Lokalizacja Bitu	Mnemonic Bitu	Opis
IE2.7	NU	Nie używane
IE2.6	NU	Nie używane
IE2.6	NU	Nie używane
IE2.5	NU	Nie używane
IE2.4	NU	Nie używane
IE2.2	NU	Nie używane
IE2.2	NU	Nie używane
IE2.1	EPSM	Bit włączający przerwanie dla Power Supply Monitor PSM, jeżeli ustawiona „1”
IE2.0	ESI	Bit włączający przerwanie dla SPI/I ² C, jeżeli ustawiona „1”

Tabela. X. Opis rejestru specjalnego IE2.

IP - rejestr priorytetów. Ustawia jeden z dwóch priorytetów przerwań, dla różnych źródeł przerwań. Ustawienie odpowiedniego bitu w pozycję „1” spowoduje, że dane przerwanie ma wysoki priorytet i „0” ustawia niski.


SFR Address: B8H
 SFR Power On Default Value: 00H
 Bit Addressable: YES

Lokalizacja Bitu	Mnemonic Bitu	Opis
IP.7	PSI	Ustawia priorytet przerwania dla SPI/I ² C.
IP.6	APDC	Ustawia priorytet przerwania dla przetwornik A/C
IP.5	PT2	Ustawia priorytet przerwania dla zegara T2.
IP.4	PS	Ustawia priorytet przerwania dla portu UART.
IP.3	PT1	Ustawia priorytet przerwania dla zegara 1.
IP.2	PX1	Ustawia priorytet przerwania dla zew. INT1.
IP.1	PT0	Ustawia priorytet przerwania dla zegara 0.
IP.0	PX0	Ustawia priorytet przerwania dla zew. INT0.


Tabela. XI. Opis rejestru specjalnego IP.

3.4. Oscylator.

Sygnal zegarowy układu ADuC może pochodzić z układu zewnętrznego, jak również z wewnętrznego. Żeby wykorzystać wewnętrzny oscylator należy podłączyć równolegle rezonator pomiędzy pin 32 i 33 masując końcówki poprzez odpowiednie kondensatory, tak jak na rysunku 2.2.27. Trochę prościej jest w przypadku włączenia zewnętrznego rezonatora. Do tego celu należy wykorzystać pin 32 naszego układu i bezpośrednio podłączyć do niego zewnętrzne źródło zegarowe (rys).



Rys. 2.2.24 Wykorzystanie wew. oscylatora.



Rys. 2.2.25 Sposób włączenia zewn. źródła zegarowego.

UWAGA!

Podczas korzystania z zewn. lub wewn. źródła zegarowego trzeba pamiętać o tym, że układ pracuje w zakresie częstotliwości od 400kHz do 16MHz.

3.5. Porty I/O, układy transmisji równoległej.

ADuC 841 posiada cztery porty do wymiany danych z urządzeniami zewnętrznymi. Niektóre z portów są w stanie wykonywać również inne, dodatkowe funkcje.

Port 0, 2 i 3 to porty dwukierunkowe, podczas kiedy port 1 jest tylko portem wejściowym, co cechuje układy 8051/52. Wszystkie zawierają zatraski wyjściowe i bufony wejściowe. Tryb zapisu lub odczyt z pinów tych portów jest sterowany poprzez rejestry specjalne. Co za tym idzie porty 0, 2 i 3 mogą być skonfigurowane jak cyfrowe lub analogowe porty I/O, a port 1 tylko jako cyfrowe lub analogowe wejście, poprzez wpisanie odpowiedniej wartości „0” lub jedynki do bitu rejestru specjalnego („0”-cyfrowe, „1”-analogowe).

Porty 0 i 2 są zwykle wykorzystywane do umożliwienia dostępu do zewnętrznej pamięci. Jednak, kiedy nie pełnią tej funkcji, porty te stają się zwyczajnie portami I/O, które będą kontrolowane przez rejestry funkcji specjalnych (SFR). Port P0 wprowadza mniej znaczący bajt adresu, multipleksowany z danymi, które mogą przepływać w dwóch kierunkach. Port P2 wprowadza bardziej znaczący bajt adresu, jeśli potrzebne są adresy 16-bitowe, lub służy jako port I/O. Są różne sposoby przerywania standardowej pracy portów 0 i 2.

Instrukcja MOVX @Ri wymaga tylko 8-bitowej szyny adresowej, więc wykorzystywany jest tylko port P0. Rejestr P2 pozostaje nietknięty, a piny tego portu pozostają w trybie I/O. Zawartość rejestru P0 zostaje zastąpiona wartością FFH(wartość standardowa po włączeniu zasilania).

Instrukcja MOVX @ DPTR lub MOVC wykorzystuje oba porty P0 i P2. Tak jak wyżej zawartość rejestru portu zostaje zastąpiona wartościami FFH. Jeżeli chodzi o P2 to wartości pozostają aż do zakończenia wykonywanej instrukcji(należy zauważyć, że następny cykl zegarowy może nie dać dostępu do zewnętrznej pamięci.)

Port 3 to port wielofunkcyjny. Wszystkie piny port mają dodatkową funkcję oprócz funkcji I/O, takie, jak: wejścia zgłoszeń przerwań, wejścia strobu zapisu i odczytu zewn. pamięci. Te dodatkowe funkcje włączane są poprzez SFR-y portu 3. Tabela XII przedstawia i opisuje te funkcje.

Pin	Alternatywna funkcja
P3.0	RxD (UART wej. Port) lub szeregowo I/O danych w trybie 0
P3.1	TxD (UART wej. Port) lub szeregowo I/O danych w trybie 0
P3.2	INT0 (zewnętrzne przerwanie 0)
P3.2	INT1 (zewnętrzne przerwanie 1) MISO(SPI port master-in/slave-out)
P3.4	T0 (Licznik/Zegar 0 zew. Wej.)
P3.5	T1 (Licznik/Zegar 1 zew. Wej.) CONVST (sprzętowe uruchomienie konwersji A/C)
P3.6	WR (strob zapisu zew. pamięci danych)
P3.7	RD (strob odczytu zew. pamięci danych)

Tabela. XII. Alternatywne funkcje pinów portu P3.

Podobnie jak port trzeci, P0 ma też piny wielofunkcyjne. Nie wszystkie osiem, tylko trzy. Poniższa tabela pokazuje, które z nich mają podwójne funkcje.

Pin	Alternatywna funkcja
P1.0	T2 (zewnętrzne wejście licznika/zegara2
P1.1	T2EX (wyzwalanie licznika/zegara2)
P1.2	SS (SPI port „slave-select”)

Tabela. XIII. Alternatywne funkcje trzech pinów portu P1.

3.6. Układy transmisji szeregowej.

Układ ADuC 841 posiada dwa rodzaje układów odpowiedzialnych za transmisję szeregową. Są to układy asynchroniczne, reprezentowane przez UART, oraz synchroniczne poprzez SPI i I²C. UART jest portem dwukierunkowym (ang. full duplex), co oznacza, że może równocześnie odbierać i nadawać dane. Ponadto został wyposażony w buforowany port odbioru danych, który może przyjmować kolejny bajt zanim poprzedni zostanie odczytany przez mikrokontroler z bufora.

Jeżeli chodzi o transmisję synchroniczną, to równolegle z ciągiem bitów danych przesyła się sygnał zegarowy (synchronizujący), w których stan linii danych odpowiada ważniejszym wartościom kolejnych bajtów. Podobnie jak w transmisji asynchronicznej może być dodatkowo przesyłany bit parzystości. Do ważniejszych cech tego typu transmisji można zaliczyć możliwość pracy w konfiguracji wieloprocessorowej, typu „master-slave”.


3.7. Peryferia układu ADuC 841

Mikrokonwerter zawiera dwa wbudowane układy monitorujące. Są to „watchdog timer” oraz monitor zasilania (ang. Power Supply Monitor – PSM). Pierwszy z nich to układ odpowiadający za generowanie resetu programowego, jeżeli układ nie reaguje przez z góry określony czas. Sygnał resetu może zostać wygenerowany również w przypadku zakłóceń zasilania, błędów programowania, itp. Układ ten podobnie jak wszystkie pozostałe urządzenia peryferyjne sterowany jest poprzez rejestr funkcji specjalnych. SFR dla „watchdog timer-a” to WDCON. Można w sposób trwały wyłączyć jego działanie przez wyczyszczenie bitu WDE, wyżej wymienionego rejestru. Za pomocą rejestru funkcji specjalnych można również ustalić czas, przez, który układ może nie odpowiadać na sygnały. Czas ten powinien być z przedziału od 16 do 204 ms.

PSM, czyli monitor zasilania, generuje przerwanie, kiedy analogowe lub cyfrowe zasilanie spada poniżej założonych przez użytkownika granic. Granice te powinny być z przedziału 2,6V do 4,6V. Układ wygeneruje przerwanie dopiero po 256 ms stałego spadku zasilania.. Pozwala to na spokojną pracę z układem, dając nam pewność, że przetwarzane dane nie będą przekłamane i że nie uszkodzimy układu pracując poniżej zalecanych napięć.


3.8. Zasilanie i pobór energii.

Układ pracuje w zakresie od 2,7 do 5,5V. Według specyfikacji gwarantowane poprawne działanie układu mieści się w zakresie $\pm 10\%$, czyli 3V do 5V. Bardzo ważną rzeczą jest oddzielenie analogowego źródła zasilania od cyfrowego. Można to zrobić dwojako. Najłatwiej jest wprowadzić dwa źródła zasilania. Jest to proste, aczkolwiek niepraktyczne, czasochłonne i drogie rozwiązanie. Należy pamiętać jednak o tym, iż różnica pomiędzy tymi źródłami nie powinna przekraczać 0,3V, gdyż może spowodować to nieodwracalne uszkodzenie układu. Sposób włączenia dwóch źródeł zasilania pokazany jest na rysunku 2.2.26.



Rys. 2.2.26 Oddzielne zasilanie dla części analogowej i cyfrowej.

Alternatywą dla takiego rozwiązania zasilania jest zastosowanie pojedynczego, odpowiednio odfiltrowanego układu zasilającego. Podobnie jak w poprzednim przypadku należy zastosować diody Schottky'ego. Aby skutecznie odfiltrować AV_{DD} należy umieścić pomiędzy AV_{DD} a DV_{DD} mały rezystor (najwyżej kilkaΩ) oraz ferryt. Konfiguracja z rysunku 2.2.27 pozwala również zasilać inne układy analogowe, takie jak wzmacniacze, źródła referencyjne, itp.



Rys. 2.2.27 Wspólne zasilanie dla części analogowej i cyfrowej.

Tabela XIV przedstawia katalogowe wartości prądu pobieranego przez wymienione układy.

	$V_{DD} = 5V$	$V_{DD} = 3V$
CORE: (normal mode)	$1.6nAs \cdot M_{CLK}$ + 5mA	$0.8nAs \cdot M_{CLK}$ + 1.5mA
CORE: (idle mode)	$0.75nAs \cdot M_{CLK}$ + 5mA	$0.25nAs \cdot M_{CLK}$ + 1.5mA
ADC:	1.3mA	1.0mA
DAC (each):	250μA	200μA
voltage ref:	200μA	150μA

Tabela XIV. Wartości prądów pobieranych przez główne elementy układu.

Wartość „CORE”, czyli rdzeń, przedstawia prąd pobierany przez DV_{DD} , kiedy reszta nie pracuje (A/C, C/A, Vref, itp.). W tabeli tej nie są uwzględnione zostały inne peryferia, takie jak WDT, PSM, itp., gdyż są to wartości znikome. Należy jednak wziąć pod uwagę margines, zapas, podczas projektowania układu zasilania, chociażby na prąd pobierany przez I/O, przetwornik C/A, odczyt, zapis, kasowanie pamięci FLASH (ok. 10mA). Trzeba również pamiętać o takiej sytuacji, w której podczas przetwarzania danych przez przetwornik wykorzystywane jest również napięcie Vref.

Jasną sprawą jest fakt, iż pobór prądu jest bezpośrednio uzależniony od trybu pracy układu, napięcia zasilania jak również częstotliwości pracy. Poniższa tabela przedstawia wartości katalogowe dla układu ADuC841

4. Tryb pracy	Dla 5V	Dla 3V	Jednostka	Częstotliwość
Tryb normalny	42		mA max	16MHz
	32	16	mA typ	16MHz
	26	12	mA typ	12MHz
	8	3	mA typ	1MHz
Tryb bezczynny	25		mA max	16MHz
	18	17	mA typ	16MHz
	15	6	mA typ	12MHz
	7	2	mA typ	1MHz
Power - down	50	50	μA max	
	5	5	μA typ	

Tabela XV. Pobór prądu w zależności od głównych parametrów pracy układu.